◎ECTCでの発表からパッケージング技術の動向を把握！
◎3D積層、チップ・ツー・ウエハ集積、FOW(P)LP、チップレット等の先端PKGとその材料・プロセス技術動向がわかる
1. 半導体パッケージング技術最大の国際会議ECTCに見る研究開発動向
2. 三次元実装と三次元集積
2.1 三次元積層型集積回路の歴史
2.2 三次元シリコンインターポーザ（2.5D技術）とEMIB
2.3 モノリシックv.s.マルチリシック
2.4 Chip-to-Chip、Wafer-to-Wafer、Chip-to-Wafer、Multichip-to-Wafer
2.5 High-Bandwidth Memory（HBM）からCoWoS、人工知能チップへの応用
2.6 TSV作製工程の詳細と技術課題
2.7 マイクロバンプ接合とCu-Cuハイブリッド接合
2.8 先端半導体パッケージに要求される高分子材料
2.9 ウエハ薄化技術とウエハエッジの影響
2.10 自己組織化チップ実装技術（セルフアセンブリ）
2.11 三次元積層型集積回路と信頼性解析技術
3. FOWLPの現状と研究動向
3.1 実装方式の分類（Die-first、RDL-first、InFO）と技術課題
3.2 パネルレベルFOWLP を含めた最近の研究紹介
3.3 Pick & Placeと自己組織化実装
4. チップレットと半導体パッケージング
4.1 チップレットとは？
4.2 チップレットを用いた半導体パッケージング技術の現状と展望
5. 柔軟デバイスの最前線：フレキシブル・ハイブリッド・エレクトロニクス（FHE）
5.1 リジット／フレキシブル複合基板から有機半導体まで
5.2 プリンタブル配線技術
5.3 極薄単結晶半導体チップの実装と研究事例
5.4 チップレット内蔵FHEの研究事例
6. マイクロLEDディスプレイとアセンブリ技術
6.1 マイクロLEDディスプレイの特徴と課題
6.2 マストランスファ技術
6.3 微小チップの自己組織化実装技術
7. おわりに
□ 質疑応答 □