異種デバイス集積化(ヘテロジニアスインテグレーション)についても詳しく解説！
※本セミナーはZOOMを使ったLIVE配信セミナーです。会場での参加はございません。
１．多層配線技術の役割とスケーリング，材料・構造・プロセスの変遷
1.1 多層配線の役割，階層構造，フロアプランの実例
1.2 配線長分布と配線層毎のRC寄与度の違い，性能要求
1.3 下層配線及び上層配線のスケーリング理論
1.4 デバイスの種類による多層配線構造の違い
1.5 多層配線技術の進化の足跡
２．微細Cuダマシン配線技術及びPost-Cu配線形成技術の基礎～最新動向
2.1 配線プロセスの変遷(Al-RIE⇒Cuダマシン)
2.2 金属材料の物性比較
2.3 Cu拡散バリアメタルの要件と材料候補
2.4 バリアメタル及びSeedスパッタ法の変遷と課題
2.5 CVD-Ru，CoライナーによるCu埋め込み性の改善
2.6 Mnを利用した超薄膜バリア自己形成技術
2.7 Cu電解めっきプロセスの概要とAdditiveの重要性，役割，選定手法
2.8 CMPプロセスの概要と研磨スラリーの種類，適用工程，グローバル平坦性
2.9 Cu-CMP技術のLow-k対応施策
2.10 Cuダマシン配線における微細化・薄膜化による抵抗増大
2.11 平均自由行程からみたCu代替金属材料候補
2.12 W，Co，Ru，Mo，Niなどの最新開発動向
2.13 金属配線の微細化限界についての考察とナノカーボン材料への期待
2.14 多層CNT(MWCNT)によるViaホールへの埋め込みと課題
2.15 多層グラフェン(MLG)による微細配線形成と低抵抗化検討
３．低誘電率(Low-k/Air-Gap)絶縁膜形成技術の基礎～最新動向
3.1 Cu配線に用いられている絶縁膜の種類と役割
3.2 配線パラメータの容量に対する感度解析
3.3 ITRS Low-kロードマップの課題と大改訂版の策定
3.4 比誘電率(k)低減化の手法と材料候補
3.5 絶縁膜（ILD）構造の比較検討(Monolithic vs. Hybrid)
3.6 Low-k材料物性と配線特性上の課題
3.7 Porous材料におけるPore分布の改善とEB/UV-Cure技術の適用
3.8 Porous材料におけるダメージ修復技術の効果
3.9 Porｅ後作りプロセスの提案とLow-k材料の適用限界の考察
3.10 Air-Gap技術の最新開発動向と課題
４．配線の信頼性の基礎～最新動向
4.1 Via付きCu配線におけるSiV(応力誘起Voiding)現象と機構
4.2 SiV不良の改善施策(マルチVia規定，合金化など)
4.3 エレクトロマイグレーション(EM)現象と機構
4.4 EM不良の改善施策(Cu表面Cap: CoW，Co，CuSiN)
4.6 Cu/Low-k配線におけるTDDB信頼性不良と機構
4.7 TDDBヘの影響(LER，Low-k，CMP)
５．3次元デバイス集積化技術の基礎～最新動向
5.1 Si貫通孔(TSV)によるデバイス集積化のメリット
5.2 TSVを用いた3次元デバイス集積化の実例(DRAM，NAND)
5.3 メモリデバイスにおける積層化ロードマップ(チップ積層⇒ウエハ積層(貼合))
5.4 ウエハレベル貼合技術の種類と比較
5.5 ウエハレベル貼合技術の課題と対策(低温化，CMP平坦化，ベベル制御)
5.6 チップレット技術による異種デバイス集積化とMooreの法則の継続化
5.7 各種チップレット技術(CoWoS，InFO，EMIB，Foverosなど)の概要と特徴
5.8 ウエハレベルパッケージ(FO-WLP)技術の特長と変遷，代表的なプロセス
5.9 FO-WLPとPLPの使い分け，FO-PLPの要求仕様
5.10 FO-PLPにおける低コスト微細再配線(RDL)及び低損失絶縁膜形成
６．総括