ホーム > セミナー > 先端半導体パッケージのキーテクノロジーと研究動向【WEBセミナー】

◎ECTCでの発表からパッケージング技術の動向を把握!
◎3D積層、チップ・ツー・ウエハ集積、FOW(P)LP、チップレット等の先端PKGとその材料・プロセス技術動向がわかる

先端半導体パッケージのキーテクノロジーと研究動向【WEBセミナー】

―国際会議ECTCの発表を中心にTSV,Cu/Cu接合,FOWLP,チップレットFHE,μLED,自己組織化実装まで―

※受付を終了しました。最新のセミナーはこちら

セミナー概要

略称
先端半導体パッケージ【WEBセミナー】
セミナーNo.
st210213  
開催日時
2021年02月25日(木)13:00~17:00
主催
サイエンス&テクノロジー(株)
問い合わせ
Tel:03-5857-4811 E-mail:info@rdsc.co.jp 問い合わせフォーム
開催場所
【WEB限定セミナー】※在宅、会社にいながらセミナーを受けられます 
価格
非会員: 35,200円(税込)
会員: 33,440円(税込)
学生: 35,200円(税込)
価格関連備考
定 価 :1名につき 35,200円(税込)
会員価格:1名につき 33,440円 2名の場合 44,000円、3名の場合 66,000円(税込)

※上記会員価格は受講者全員の会員登録が必須となります。
※同一法人内(グループ会社でも可)による2名同時申込みのみ適用いたします。
※受講券、請求書は、代表者に郵送いたします。
※請求書および領収証は1名様ごとに発行可能です。
 (申込みフォームの通信欄に「請求書1名ごと発行」と記入ください。)
※他の割引は併用できません。
備考
資料付
※ 講義の録画・録音・撮影はご遠慮ください。

・製本テキスト(開催前日着までを目安に発送)
 ※セミナー資料はお申込み時のご住所へ発送いたします。
※開催日の4~5日前に発送します。
開催前日の営業日の夕方までに届かない場合はお知らせください。
 ※開催まで4営業日~前日にお申込みの場合、セミナー資料の到着が開講日に間に合わない可能性がありますこと、
  ご了承下さい。Zoom上ではスライド資料は表示されますので、セミナー視聴には差し支えございません。

【ZoomによるLive配信】
 ・本セミナーはビデオ会議ツール「Zoom」を使ったライブ配信セミナーとなります。
 ・お申し込みの際は、接続確認用URL(https://zoom.us/test)にアクセスして
   接続できるか等ご確認下さい。
 ・後日、別途視聴用のURLをメールにてご連絡申し上げます。
 ・セミナー開催日時に、視聴サイトにログインしていただき、ご視聴ください。
 ・リアルタイムで講師へのご質問も可能です。
  ・タブレットやスマートフォンでも視聴できます。

講座の内容

趣旨
 世界最大の半導体パッケージング技術に関する国際会議であるECTCでの発表内容を中心に東北大学等の研究開発例を加え、先端の半導体パッケージで必要とされる材料やプロセス技術の詳細を解説します。
 再度注目を集めるシリコン貫通配線(TSV)を主とする三次元積層技術、発表件数が増えるCu-Cuハイブリット接合によるチップ・ツー・ウエハ集積、ここ5年間で最も注目を集めた新しい半導体パッケージ形態FOWLP、来年度注目の的となるチップレットを用いた半導体パッケージに加え、次世代のフレキシブルデバイスとして期待されるフレキシブル・ハイブリッド・エレクトロニクス(FHE)、ブラウン管が液晶に変わった以上の技術革新とも言われるµLEDディスプレイの鍵を握るマストランスファや自己組織化によるアセンブリなどの実装技術を詳しく紹介します。
プログラム

 1. 半導体パッケージング技術最大の国際会議ECTCに見る研究開発動向 

 2. 三次元実装と三次元集積            
    
  2.1 三次元積層型集積回路の歴史    
  2.2 三次元シリコンインターポーザ(2.5D技術)とEMIB
  2.3 モノリシックv.s.マルチリシック
  2.4 Chip-to-Chip、Wafer-to-Wafer、Chip-to-Wafer、Multichip-to-Wafer
  2.5 High-Bandwidth Memory(HBM)からCoWoS、人工知能チップへの応用
  2.6 TSV作製工程の詳細と技術課題
  2.7 マイクロバンプ接合とCu-Cuハイブリッド接合
  2.8 先端半導体パッケージに要求される高分子材料
  2.9 ウエハ薄化技術とウエハエッジの影響
  2.10 自己組織化チップ実装技術(セルフアセンブリ)
  2.11 三次元積層型集積回路と信頼性解析技術

 3. FOWLPの現状と研究動向 
  3.1 実装方式の分類(Die-first、RDL-first、InFO)と技術課題
  3.2 パネルレベルFOWLP を含めた最近の研究紹介
  3.3 Pick & Placeと自己組織化実装

 4. チップレットと半導体パッケージング 
  4.1 チップレットとは?
  4.2 チップレットを用いた半導体パッケージング技術の現状と展望

 5. 柔軟デバイスの最前線:フレキシブル・ハイブリッド・エレクトロニクス(FHE)
  5.1 リジット/フレキシブル複合基板から有機半導体まで
  5.2 プリンタブル配線技術
  5.3 極薄単結晶半導体チップの実装と研究事例
  5.4 チップレット内蔵FHEの研究事例

 6. マイクロLEDディスプレイとアセンブリ技術 
  6.1 マイクロLEDディスプレイの特徴と課題
  6.2 マストランスファ技術
  6.3 微小チップの自己組織化実装技術        

 7. おわりに 

□ 質疑応答 □

関連するセミナー

関連する書籍・DVD

関連するタグ