1. ホーム
  2. セミナー
  3. 異種デバイスの集積化により新たな価値を創出する 先進半導体パッケージプロセスの基礎と開発動向【WEBセミナー】

半導体パッケージプロセスに今何が起きているのか！？
本セミナーでは、Micro Bump、再配線、TSV、Si bridge、3D Fan Outの中核プロセスの基礎を解説するとともに、異種デバイス集積化プロセスの現状の課題に対する開発動向及び今後の市場動向を展望する。

異種デバイスの集積化により新たな価値を創出する
先進半導体パッケージプロセスの基礎と開発動向【WEBセミナー】
～ チップレット・ブリッジチップ・3D Fan-Outインテグレーション ～

※受付を終了しました。最新のセミナーはこちら

セミナー概要
略称
半導体パッケージ【WEBセミナー】
セミナーNo.
st210805
開催日時
2021年08月06日（金） 13:00～16:30
主催
サイエンス＆テクノロジー（株）
問い合わせ
Tel：03-5857-4811　E-mail：info@rdsc.co.jp　問い合わせフォーム
開催場所
【WEB限定セミナー】※会社やご自宅でご受講下さい。　
価格
非会員：  35,200円 （本体価格：32,000円）
会員：  33,440円 （本体価格：30,400円）
学生：  35,200円 （本体価格：32,000円）
価格関連備考
定　価　：1名につき 35,200円（税込）
会員価格：1名につき 33,440円　2名の場合 44,000円、3名の場合 66,000円（税込）

※上記会員価格は受講者全員の会員登録が必須となります。
※同一法人内(グループ会社でも可)による2名同時申込みのみ適用いたします。
※他の割引は併用できません。
※セミナー請求書は代表者のメールアドレスにPDFデータを添付しお送りいたします。
備考
※資料付：PDFテキスト(印刷不可・複製不可)

※講義中の録音・撮影はご遠慮ください。
※開催日の概ね1週間前を目安に、最少催行人数に達していない場合、セミナーを中止することがございます。

【ライブ配信（Zoom使用）セミナー】
・本セミナーはビデオ会議ツール「Zoom」を使ったライブ配信セミナーとなります。
　PCやスマホ・タブレッドなどからご視聴・学習することができます。
・お申し込み後、接続確認用URL（https://zoom.us/test）にアクセスして接続できるか等ご確認下さい。
・後日、別途視聴用のURLをメールにてご連絡申し上げます。
・セミナー開催日時に、視聴サイトにログインしていただき、ご視聴ください。
・セミナー中、講師へのご質問が可能です。
講座の内容
受講対象・レベル
・先端半導体デバイスのパッケージに関心のある装置メーカー、材料メーカーの開発部門、及びLCDパネル関連メーカーの開発部門の方　
・先進パッケージに関心のあるマーケティング部門の担当者
習得できる知識
・Micro-Bump､再配線、TSV、Bridge、FOWLP/PLP、Hybrid Bondingなどの基幹プロセスの基礎
・異種デバイスの三次元集積化開発の推移
・配線階層を横断するプロセス開発の視点
趣旨
　5月に米国IBMから2nmプロセスによるテストチップ実現の発表がありましたが、今や半導体デバイスの微細化プロセスと先進パッケージの開発は膨大な転送データを効率的に処理するAI性能向上の両輪となっています。また、5G以降の次世代通信の普及に向けて、高速センサネットワークや大容量高速データストレージなど様々な領域で半導体デバイスはパッケージの機能拡張と一体化した開発が不可欠となっています。
　分割された複数の小チップを集積化するChiplet構造の先端プロセッサ製品は既に市場に供給されています。スマートフォン大手メーカーのInFO採用はFOWLPの市場浸透の契機となりましたが、高コストが障壁となり多様な用途に展開されていませんが、FOWLPのパネルレベルプロセス(PLP)への拡張開発はLCDパネル業態変化の契機となり、新たなエコシステムの再編が加速しています。
　本セミナーでは、Micro Bump、再配線、TSV、Si bridge、3D Fan Outの中核プロセスの基礎を再訪し、異種デバイス集積化プロセスの現状の課題に対する開発動向及び今後の市場動向を展望します。
プログラム

１．はじめに
　1.1 先端半導体デバイスの動向
　1.2 中間領域プロセスの新展開
 
２．三次元集積化プロセスの基礎
　2.1 Logic-Memory Integrationの推移（2.5Dから3D Chipletまで）
　2.2 TSV、Hybrid-Bonding、Chip-on-Wafer
　2.3 再配線(RDL)の微細化プロセス課題
 
３．Fan-Out型パッケージプロセスの基礎
　3.1 FOWLPプロセスの現状と課題
　3.2 Through Mold Interconnect(TMI)による3D integration
 
４．Panel Level Process(PLP)の進展
　4.1 Hybridスキーム
　4.2 Si Bridgeの新展開
 
５．今後の開発動向
　5.1 BEOL on waferとRDL on panelのプロセスギャップ
　5.2 RDLインタポーザに向けたSAP vs Damascene検討
 
６．おわりに
　6.1 市場動向の概観
　6.2 生産形態の革新
 
7. 質疑応答

関連するセミナー
関連する書籍
関連するタグ
フリーワード検索
カテゴリ別検索
カテゴリ別検索