2026年02月20日（金）
10:30～16:30
Tel：03-5857-4811 E-mail：info@rdsc.co.jp
問い合わせフォーム
NEP Tech. S&S ニシダエレクトロニクス実装技術支援 代表 西田 秀行 氏
【専門】
専門 半導体実装技術、Packaging, Interconnection, Soldering
【活動】
（一）エレクトロニクス実装学会会員，IPAPS会員，（一）スマートプロセス学会会員
（一）日本実装技術振興協会会員
非会員：
55,000円
（本体価格：50,000円）
会員：
49,500円
（本体価格：45,000円）
学生：
55,000円
（本体価格：50,000円）
会員（案内）登録していただいた場合、通常1名様申込で55,000円（税込）から
★1名で申込の場合、49,500円（税込）へ割引になります。
★2名同時申込で両名とも会員登録をしていただいた場合、計55,000円（2人目無料）です。
★3名以上同時申込は1名につき27,500円（税込）です。
会員登録とは？⇒
よくある質問
30名 ※現在、お申込み可能です。満席になり次第、募集を終了させていただきます。
資料付【郵送いたします】
【Zoomを使ったWEB配信セミナー受講の手順】
１）Zoomを使用されたことがない方は、
こちらからミーティング用Zoomクライアントを
ダウンロードしてください。ダウンロードできない方はブラウザ版でも受講可能です。
２）
セミナー前日までに必ず動作確認をお願いします。Zoom WEBセミナーのはじめかたに
ついては
こちらをご覧ください。
３）開催日直前にWEBセミナーへの招待メールをお送りいたします。当日のセミナー開始
10分前までに招待メールに記載されている視聴用URLよりWEB配信セミナーにご参加
ください。
・セミナー資料は開催前日までにお送りいたします。
無断転載、二次利用や講義の録音、録画などの行為を固く禁じます。
・半導体メーカー・OSAT・材料・装置メーカーの技術者
・半導体実装に関係する研究所研究者・大学生
・事業企画・技術戦略・マーケティング担当者
・スタートアップ・新規事業担当者
・これからパッケージ技術を学びたい若手エンジニア
本講演を受講することで、AI・HPC 時代における先端パッケージ技術の全体像を体系的に把握できる点が最大の成果となる。まず、Generative-AI から Physical-AI に至る応用領域の拡大を踏まえ、半導体パッケージに求められる要件を理解することを目指す。 Fan-Out、部品内蔵、2.xD、So-IC/SoW といった最新の実装技術や、それらを支えるシステム統合の考え方について、業界動向とともに整理することで、複雑化する技術選択の基準を習得する。さらに、Intel、TSMC、Samsung、Rapidus、NVIDIA、AMD など主要各社のチップレット戦略を比較することで、世界的な技術・ビジネス潮流を俯瞰することができる。加えて、実用化・量産化におけるインターコネクト、インターポーザ、設計・検証などの課題を総合的に把握できるため、研究開発や事業企画における判断の精度向上が期待される。講演後には、次世代パッケージ技術に向けた視点と、技術ロードマップ構築に役立つ知見を得ることができる。
本講演では、AI時代の急速な進展、特にGenerative-AIからAgent/Physical-AIへの展開を背景として、爆発的に増大する情報処理需要に半導体パッケージ技術がどのように応えるべきかを俯瞰する。まず、More Moore と More than Moore、SoC・So-IC・SoW といったシステム統合アプローチの比較を通じて、エレクトロニクス産業における水平分業化の進展と実装技術の位置づけを整理する。そのうえで、Fan-Out、部品内蔵技術、2.xD パッケージなど、新しい実装技術の潮流と各社の取り組みを概観し、AI時代が求める高帯域・低消費電力・高密度実装の要件を明確化する。続いて、注目を集めるチップレット統合技術について、その目指すゴール、システム性能・歩留まり・開発周期への効果を示すとともに、Intel、TSMC、Samsung、Rapidus、NVIDIA、AMD など主要プレイヤーの戦略を比較する。さらに、インターコネクション技術、配線・インターポーザ、テストおよび量産化の課題など、チップレット実装が直面する実際的な制約を整理し、今後の技術発展に向けた展望を示す。最後に、AI社会を支える先端パッケージ技術の役割と、エコシステム全体が共有すべき次の課題を総括する。
【キーワード】
• Advanced Semiconductor Packaging
• CHIPLET Integration
• Heterogeneous Integration / System Integration
• 2.xD Packaging（2.0D / 2.1D / 2.5D / 3D/3.5D）
• Fan-Out Packaging
• Embedded Packaging Technology
• Interposer
• More Moore / More than Moore
• AI/High-Performance Computing (HPC)
• System-on-Wafer (SoW) / System-on-Integrated Chip (So-IC)
１. 背景
1.1 AI時代の幕開け、Generative-AIからAgent/Physical-AIの実現を目指して
1.2 情報量の爆発的増大と先端半導体パッケージに求められる性能
1.3 More Moore か More than Mooreか、SoCか, So-ICか, SoWか
２. エレクトロニクス業界の現状
2.1 実装技術の変遷と現状
2.2 System Integrationとは
2.3 水平分業化の加速、エレクトロニクス業界の現状と課題
３. 新しい実装技術の潮流、各社の事例
3.1 Fan-Out Package
3.2 Embedded Technology （部品内蔵技術）
3.3 2.XD Package (2.0/2.1/2.3/2.5/3.5D)
3.4 AI時代が求める実装技術
４. 『チップレット』への取り組み
4.1 CHIPLET Integration の目指すゴールとは
4.2 CHIPLET Integrationの効果
５. 事例にみるCHIPLET Integrationの現状
5.1 Intel
5.2 TSMC
5.3 Samsung
5.4 Rapidus
5.5 NVIDIA
5.5 AMD
5.6 Others
６．CHIPLET Integrationの課題
6.1 どのように付けるか（Interconnection）
6.2 どのように繋ぐか（Wiring/Interposer）
6.3 実用・量産のための課題は
７．まとめ
Packaging,HPC,CHIPLET,-AI,オンライン,WEBセミナー
