2020年09月28日（月）
13:00～16:30
Tel：03-5857-4811 E-mail：info@rdsc.co.jp
問い合わせフォーム
非会員：
44,000円
（本体価格：40,000円）
会員：
41,800円
（本体価格：38,000円）
学生：
0
（本体価格：0）
定 価 ：1名につき 44,000円（税込）
会員価格：1名につき 41,800円 2名の場合 44,000円、3名の場合 66,000円（税込）
※上記会員価格は受講者全員の会員登録が必須となります。
※同一法人内(グループ会社でも可)による2名同時申込みのみ適用いたします。
※受講券、請求書は、代表者に郵送いたします。
※請求書および領収証は1名様ごとに発行可能です。
(申込みフォームの通信欄に「請求書１名ごと発行」と記入ください。)
※他の割引は併用できません。
※資料付
※講義中の録音・撮影はご遠慮ください。
※講義中のパソコン使用はキーボードの打音などでご遠慮いただく場合がございます。
【受講者レベル】
半導体プロセス、パッケージの初歩的な知識をお持ちであれば、内容の一層の理解の助けになりますが、専門的知識は不要です。
【受講対象者】
・Bump、再配線、WLP､ TSV等の中間領域技術に関心のある装置メーカー、材料メーカーの方
・FOWLP、FOPLPの商流、市場動向、開発動向に関心のある方
・LCDパネルプロセス技術者の方
・チップレットSiPの基礎になるBump、再配線、TSV、Fan-Outパッケージのプロセスの基礎知識
・異種デバイスの三次元集積化プロセスの基礎
・FOPLPの課題整理
・最近の半導体パッケージの役割の変化を理解するために既存の配線技術階層を横断する視点
AIの進展と5G通信の本格普及に向けて、データを生成元の近くでリアルタイム処理するエッジコンピューティングの高性能化、多機能化に自在に応えるためには、電子部品を含む異種デバイス集積化によりモジュール機能を創出するプラットフォームの役割を半導体パッケージが担うことが期待されています。機能別に小チップに分割した複数の異種チップとメモリをSiインタポーザやSiPに集積する”Chiplet”構造を採用した最新のプロセッサ製品は、ム－ア則を補完するデバイス性能向上とチップサイズ縮小による経済性の両立へ拡張する半導体パッケージ開発の恩恵を享受しており、また、既存のパッケージ基板、PCB、LCDの業態階層を崩すパネルレベルパッケージプロセスの開発は、新たなエコシステムを構築しつつあります。
本セミナーでは、半導体デバイス集積化の基幹技術であるマイクロバンプ、再配線、TSV、FOWLP、三次元デバイス積層のプロセスの基礎をおさらいし、再配線の微細化、FOWLP/PLPの三次元化の課題を整理し、異種デバイスの三次元集積化を見据えた今後の市場動向と技術動向を展望します。
１．半導体パッケージの役割の変化
1.1 中間領域プロセスの位置付け
1.2 後工程の前工程化
1.3 中間領域プロセスによる製品の価値創出事例
1.4 チップレットSiP
２．三次元集積化デバイス形成プロセス技術と最新動向
2.1 広帯域メモリチップとロジックチップの積層化
a) Logic-on-DRAM SoCデバイス
b) InFO POP
c) 2.5Dインテグレーション
2.2 再配線、マイクロバンプ、TSVの形成プロセスの基礎と留意点
a) 再配線形成プロセスの微細化
b) マイクロバンプ形成プロセスとバンプピッチ縮小化
c) TSV形成プロセス(via middle, back side via)選択
2.3 三次元積層化プロセスの基礎とその留意点
a) 微少量半田接合部の熱的安定性
b) TSV積層プロセスの課題
2.4 再配線の絶縁被覆樹脂膜材料と配線信頼性について
a) 配線信頼性の基礎
b) 再配線の絶縁樹脂膜界面におけるCu酸化
c) LSIダマシン配線と再配線の構造比較
３．Fan-Out Wafer Level Package（FOWLP） プロセス技術と最新動向
3.1 FOWLPの市場浸透
3.2 FOWLPプロセスの基礎と留意点
a) 再構成基板形成・支持基板剥離
b) 材料物性指標
c) プロセスインテグレーション
d) 不良事例・信頼性評価事例
e) Fan-Out WLPのコスト構造解析事例
3.3 三次元FOWLPのThrough Mold Interconect(TMI)プロセス
a) Tall Cu pillar
b) Vertical wire bonding
c) Laser via drilling
d) Photosensitive thick dielectric polymer
４．Fan-Out Panel Level Package（FOPLP）の課題
4.1 量産化へ向けて克服すべき課題
4.3 装置開発事例
５．今後の半導体パッケージの市場動向・開発動向・課題
5.1 最近の注目開発事例
a) Hybrid Panel FOによるメモリ多段積層
b) CoWによる異種デバイス集積化
5.2 最近の市場概観とトピックス紹介
5.3 今後の商流と事業主体の変化
６．まとめ
□ 質疑応答 □
