2011年10月05日（水）
10:30～16:30
Tel：03-5857-4811 E-mail：info@rdsc.co.jp
問い合わせフォーム
非会員：
52,360円
（本体価格：47,600円）
会員：
49,500円
（本体価格：45,000円）
学生：
11,000円
（本体価格：10,000円）
・1名につき47,250円（税込、資料付き）
※大学生、教員のご参加は、1名に付き受講料10,500円です。（ただし、企業に在籍されている研究員の方は除きます。）
・2名同時にお申し込みいただいた場合、2人目は無料（2名で49,980円）※ただし、2名とも案内登録をしていただいた場合に限ります。
30名 ※満席になりましたら、締め切らせていただきます。早めにお申し込みください。
近年、電力変換における損失を低減するために、パワー半導体（パワーデバイス）の低損失化が求められている。既存のＳｉパワーデバイスのさらなる低損失化は非常に困難であり、ワイドギャップ半導体、中でもＳｉＣを用いたパワーデバイスが注目を集めている。ＳｉＣショットキーダイオードは市販から約１０年が経つが、ＳｉＣパワーＭＯＳＦＥＴの市販はようやく始まったところである。しかし、ＳｉＣの特性を十分に活かした性能が得られているとは言い難く、ＭＯＳ界面（酸化膜／ＳｉＣ界面）の高品質化が鍵となる。
本セミナーでは、ＳｉＣのＭＯＳ界面特性を評価する手法について、そしてこれまでに開発されてきた界面欠陥低減技術について解説する。ＳｉＣの種々の結晶面のＭＯＳ界面特性についても触れる。Ｓｉ－ＭＯＳデバイスの開発で培われてきた界面評価技術・欠陥低減技術は、ＳｉＣ－ＭＯＳデバイスに対してそのまま適用してもうまくいかない。Ｓｉとは異なったＳｉＣのＭＯＳ界面への理解を深め、ＳｉＣパワーＭＯＳＦＥＴの開発に活かしていただきたい。
・ＳｉＣのＭＯＳ界面特性の評価技術
・ＳｉＣのＭＯＳ界面欠陥の低減技術
・ＳｉＣのＭＯＳデバイスの現状・課題
・最近の学会における話題
１．ＳｉＣパワーデバイスとＭＯＳ界面
1-1 ＳｉＣについて
1-2 ＭＯＳ界面とデバイス特性
1-3 ＳｉＣのＭＯＳデバイス作製プロセス
２．ＳｉＣのＭＯＳ界面評価技術
2-1．ＭＯＳキャパシタを用いたＭＯＳ界面評価法
2-1-1 容量－電圧（Ｃ－Ｖ）特性の基礎
2-1-2 Ｃ－Ｖ法（ターマン法、Ｈｉ－Ｌｏ Ｃ－Ｖ法、低温Ｃ－Ｖ法など）
2-1-3 コンダクタンス法
2-1-4 熱刺激電流法
2-2 ＭＯＳＦＥＴを用いたＭＯＳ界面評価法
2-2-1 チャネル移動度（実効移動度、電界効果移動度、Hall移動度）
2-2-2 しきい値電圧
2-2-3 チャージポンピング法
2-2-4 パルスＩＶ法
３．ＳｉＣのＭＯＳ界面欠陥低減技術
3-1 ウェット酸化・ウェット再酸化アニール
3-2 水素アニール
3-3 ＮＯ／Ｎ２Ｏアニール
3-4 ＰＯＣｌ３アニール
3-5 その他の手法
４．ＳｉＣパワーＭＯＳデバイスの現状
4-1 ＤＭＯＳＦＥＴ
4-2 トレンチＭＯＳＦＥＴ
4-3 横型ＭＯＳＦＥＴ
4-4 ＩＧＢＴ
５．最近の学会（ＩＣＳＣＲＭ２０１１など）における話題
