2024年08月23日（金）
13:00～17:00
Tel：03-5857-4811 E-mail：info@rdsc.co.jp
問い合わせフォーム
東北大学 大学院工学研究科 機械機能創成専攻 准教授 博士（工学） 福島 誉史 氏
【専門】
半導体実装工学
【略歴】
2003年3月 横浜国立大学の物質工学専攻で博士後期課程を修了。その後、東北大学でポスドクを1年務め、3D-ICに関する研究を開始。2004年に東北大学 バイオロボティクス専攻で助手、助教を経て、2010年に東北大学 未来科学技術共同研究センターNICHe（ニッチェ）で准教授。現在、東北大学 大学院工学研究科 機械機能創成専攻の准教授として勤務しながら、2016から米国UCLAのHeterogeneous IntegrationプロジェクトCHIPS（チップス）で客員教員を兼任。2018年には東北大のNICHeで3D集積の新しいプロジェクトを立ち上げ、PIを兼務。並行して、300mmウエハを用いた3D-ICの試作ラインGINTI（ジンティ）を整備し、副拠点長を務める。また、2019年には東北大学 医工学研究科、2023年には熊本大学の半導体・デジタル研究教育機構のクロアポ教授を兼任。主に、先端半導体パッケージング工学に関する研究に従事。
非会員：
49,500円
（本体価格：45,000円）
会員：
38,500円
（本体価格：35,000円）
学生：
49,500円
（本体価格：45,000円）
会員の方あるいは新規会員登録していただくと、下記の割引が適用されます。
・1名申込の場合、49,500円（税込）→38,500円（税込）
・2名同時申込の場合、合計99,000円（税込）→合計49,500円（税込）
※両名の会員登録が必要です。
会員登録とは？ ⇒
よくある質問
30名 ※現在、お申込み可能です。満席になり次第、募集を終了させていただきます。
・本セミナーは「Zoom」を使ったWEB配信セミナーとなります。
【Zoomを使ったWEB配信セミナー受講の手順】
１）Zoomを使用されたことがない方は、
こちらからミーティング用Zoomクライアントをダウンロードしてください。ダウンロードできない方はブラウザ版でも受講可能です。
２）
セミナー前日までに必ず動作確認をお願いします。Zoom WEBセミナーのはじめかたについては
こちらをご覧ください。
３）開催日直前にWEBセミナーへの招待メールをお送りいたします。当日のセミナー開始10分前までに招待メールに記載されている視聴用URLよりWEB配信セミナーにご参加ください。
・セミナー資料は開催前日までにお送りいたします。
無断転載、二次利用や講義の録音、録画などの行為を固く禁じます。
材料メーカー、半導体製造装置メーカー、次世代デバイスの設計・研究開発・生産製造に携わる方（初心者から中級者まで）。新規参入者や新人研修などにもご活用ください。
・先端半導体パッケージを俯瞰した基礎知識
・TSV技術の詳細（TGV: Through-Glass Viaについても紹介します）
・3D-ICとFOWLPの比較、課題の理解、今後取り組むべき研究開発の方向性
・3D-ICの信頼性解析技術
・多様化する先端半導体パッケージの形態
・3D-IC/チップレットのアプリケーションについて
もはや産業のコメではなく、戦略物資として最重要視されている半導体に対し、政府からも積極的な投資がなされている。特に国内外で三次元実装に対する関心が高まり、チップレットとそれを集積する多様なインターポーザがけん引役となり、半導体業界はムーアの法則の新たなステージに突入している。東北大学では10年以上前から300mmウエハを用いた3D-IC/TSVやハイブリッド接合TEGの試作製造拠点Global INTegration Initiative（GINTI: ジンティと呼ぶ）を運用しています。
国内だけではなく海外の顧客や共同研究先からも試作を依頼される中で培ったGINTIでの経験と、講演者が20年以上取り組んできた三次元集積やヘテロインテグレーションの研究を基に、本セミナーではTSV、インターポーザ、特にハイブリッド接合を中心に材料や装置に要求される特性を踏まえて技術のポイントを解説します。冒頭に、チップレットを用いた製品に関して紹介し、多様化する先端半導体パッケージの分類や特徴についても述べます。
1 先端半導体パッケージの研究開発動向：
Fan-Out Wafer-Level Packaging (FOWLP)とChip-on-Wafer-on-Substrate (CoWoS)からチップレット、2.xDアーキテクチャ、ハイブリッド接合への展開を中心に。
2 3D-IC／チップレット
2.1 3D-ICの概要と歴史
2.2 3D-ICの分類
2.2.1 モノリシックvs.マルチリシック
2.2.2 積層対象による分類（Wafer-to-Wafer vs. Chip-to-Wafer）
2.2.3 積層形態による分類（Face-to-Face vs. Back-to-Face）
2.2.4 TSV形成工程による分類（Via-Middle vs. Via-Last）
2.2.5 接合方式による分類（マイクロバンプ接合 vs. ハイブリッド接合）
2.3 TSV形成技術と信頼性評価技術
2.3.1 高異方性ドライエッチング
2.3.2 TSVライナー絶縁膜堆積
2.3.3 バリア／シード層形成
2.3.4 ボトムアップ電解Cuめっき
2.3.5 Cu-CMP
2.3.6 TSVの新展開と微細化について
2.3.7 TGV (Through-Glass Via)
2.4 ウエハ薄化技術と信頼性評価技術
2.5 テンポラリー接着技術と信頼性評価技術
2.6 チップ／ウエハ接合技術と信頼性評価技術
2.6.1 マイクロバンプ接合とアンダーフィル
2.6.2 SiO2-SiO2直接接合
2.6.3 Cu-Cuハイブリッド接合
2.6.3.1 材料・プロセスに対する課題と要求
2.6.3.2 国際会議ECTC2021から25件
2.6.3.3 国際会議ECTC2022から35件
2.6.3.4 国際会議ECTC2023から50件
2.6.3.5 国際会議ECTC2024から70件
2.6.3.6 国際会議IEDM2022&2023から2件
3 おわりに
≪質疑応答≫
13：00～14：10 講義
14：10～14：20 休憩
14：20～15：30 講義
15：30～15：40 休憩
15：40～16：50 講義
16：50～17：00 質疑応答
※進行によって、多少前後する可能性がございます。
※質問は随時チャット形式で受け付けます。音声での質問も可能です。
半導体,実装,パッケージ,チップレット,TSV,ハイブリッド実装,研修,講座,セミナー
