★本セミナーは会場での対面形式でも、WEB配信形式(オンラインorアーカイブ)でも受講可能です。

先端パッケージングの最前線【アーカイブ配信】
~市場戦略とチップレット化、RDLインターポーザの最新動向~

【会場受講】東京会場で対面形式で受講したい方は、★こちらからお申し込みください。
【LIVE配信】職場・ご自宅からリアルタイムで受講されたい方は、★こちらからお申し込みください。

セミナー概要
略称
先端パッケージング【アーカイブ配信】
セミナーNo.
2603106A
配信開始日
2026年03月17日(火)
主催
(株)R&D支援センター
問い合わせ
Tel:03-5857-4811 E-mail:info@rdsc.co.jp 問い合わせフォーム
講師
オフィス三宅 代表 博士(学術) 三宅 賢治 氏

【略歴】
• 一般社団法人 日本電子デバイス産業協会(NEDIA)理事・九州NEDIA副代表
• 一般社団法人 ミニマルファブ推進機構 アドバイザー
• 一般社団法人 半導体産業人協会 講演委員
• 公益財団法人 九州経済調査協会 嘱託研究員
• 福岡県グリーンデバイス開発生産拠点推進事業 アドバイザー
• 北九州市産業経済局 企業誘致アドバイザー
• IEEE EPS Heterogenous Integration Roadmap:航空宇宙&防衛技術部会委員
• 3D・チップレット研究会 SI委員 
• ISSM(国際半導体製造シンポジウム)プログラム委員
• AEC/APC(先端装置制御/先端プロセス制御)プログラム委員
価格
非会員:  49,500円 (本体価格:45,000円)
会員:  46,200円 (本体価格:42,000円)
学生:  49,500円 (本体価格:45,000円)
価格関連備考
会員(案内)登録していただいた場合、通常1名様申込で49,500円(税込)から
 ★1名で申込の場合、46,200円(税込)へ割引になります。
 ★2名同時申込で両名とも会員登録をしていただいた場合、計49,500円(2人目無料)です。

■会員登録とは? ⇒ よくある質問
備考
・こちらは3/17(火)実施WEBセミナーのアーカイブ(録画)配信です。
・配信開始日までにセミナー資料、閲覧用URLをお送りします。
・セミナー資料の無断転載、二次利用や講義の録音、録画などの行為を固く禁じます。
講座の内容
受講対象・レベル
・先端パッケージング業界の全体像を知りたい方
・先端パッケージングのサプライチェーンでのビジネスを模索している方。
・先端パッケージング関連のビジネス企画担当者や新たに企画を検討/予定の方。
・RDLインターポーザの製造プロセスを知りたい方。
・先端パッケージング関連の国際学会の動向を知りたい方。
必要な予備知識
特に先端パッケージングの予備知識は必要ありません。基礎から解説いたします。
習得できる知識
・TSMCのCoWoS-S, CoWoS-R, CoWoS-Lの違いが理解できる。
・2D,2.1D,2.3D,2.5D,3D,3.5Dの違いが理解できる。
・インターポーザ、サブストレートの違いが理解できる。
・先端パッケージングのバリューチェーンが理解できる。
・先端パッケージングで使用されている材料・装置が理解できる。
・先端パッケージングの製造工程の概要が理解できる。
・先端パッケージングのビジネスの重要性が理解できる。
・先端パッケージングの日本が取るべき戦略が理解できる。
趣旨
AI需要の急拡大により、従来の微細化だけでは性能向上が追いつかず、チップレット化とヘテロジニアス・インテグレーションを核とした先端パッケージングが半導体競争の主戦場となっている。本講演では、CoWoSに代表されるシリコンインターポーザから、低コストで大面積化が進むRDLインターポーザ、さらにはガラスコアやSiC基板など次世代候補まで、最新の技術潮流を示す。併せて、低Df/Dk絶縁材料、微細VIA形成、ハイブリッドボンディング、パネルレベル化(PLP)など、性能と歩留まりを左右する要素技術の進展も整理する。日本は装置・材料で圧倒的な強みを持つ一方、インターポーザ量産と先端Assyが空白であり、その解消に向けた戦略、さらにはASE北九州進出(仮契約)がもたらす国内サプライチェーン強化の可能性について解説を行う。
プログラム

1.先端パッケージング総論
 1-1.先端パッケージングとは
  (1)微細化限界とAI需要が生んだ必然性
  (2)電気特性・熱特性を左右するパッケージの役割
 1-2.業界トレンド
  (1)2D→2.5D→3Dへの進化
  (2)チップレット化による設計思想の転換

2.技術背景:なぜ先端パッケージが必要か
 2-1.ムーアの法則を超えるAIの計算需要
 2-2.ロジック–メモリ間帯域の壁
 2-3.電力・冷却・信号遅延の課題

3.主要パッケージ構造の比較
 3-1.CoWoS-S / R / L の構造
  (1)シリコンTSV
  (2)RDLインターポーザ
  (3)ローカルシリコンインターポーザ(LSI)
 3-2.Fan-Out, FOWLP, PLP の拡大
 3-3.3D積層とハイブリッドボンディング

4.RDLインターポーザの基礎
 4-1.RDLとは
 4-2.RDL vs Si インターポーザ
 4-3.微細化課題(L/S・VIA径・ワーページなど)

5.RDLインターポーザ製造プロセス
 5-1.フォトリソ/マスクレス露光
 5-2.電解/無電解めっき、シード層・UBM
 5-3.VIA形成(フォトVIA/レーザVIA/ドライエッチ)
 5-4.モールディング、D2W/D2Dハイブリッドボンディング

6.材料・基板技術の最新動向
 6-1.層間絶縁材料:低Dk/Dfの重要性
 6-2.ガラスコア/ガラスインターポーザ
 6-3.SiCインターポーザの可能性
 6-4.高精度DRYフィルム・PPE材料

7.パネルレベルパッケージ(PLP)と大面積化
 7-1.310mm × 310mm → 600mm級への移行
 7-2.ダイシフト補正とAdaptive Patterning
 7-3.歩留まり課題と露光方式の転換(ステッパー→LDI)

8.チップレット・システム統合技術
 8-1.UCIeの普及と標準化
 8-2.ヒートスプレッダ・界面材料(TIM)
 8-3.直接液冷やマイクロ流路の統合

9.日本の強みとミッシングピース
 9-1.装置・材料の圧倒的シェア
 9-2.不足している中工程・先端Assy
 9-3.コンソーシアムの乱立と量産の壁

10.国内サプライチェーン強化とASE北九州の意義
 10-1.Assy空白域の解消
 10-2.JASMとの連携可能性
 10-3.車載サプライチェーンとの結合
 10-4.インターポーザ国産化戦略との整合

11.今後の技術ロードマップと政策対応
 11-1.2030年代の技術方向性
 11-2.欧米・アジアの動向
 11-3.日本が取るべき産業戦略

【質疑応答】

キーワード
半導体パッケージ,先端パッケージング,技術戦略,チップレット化,講演,セミナー,研修,講座
関連するセミナー
関連する書籍
関連するDVD
関連する通信講座
関連するタグ
フリーワード検索