ホーム > セミナー > 異種デバイス集積化に向かう半導体パッケージのプロセス技術と最新動向【WEBセミナー】

チップレットSiPの基礎とFan Out型パッケージの三次元化を中心に

異種デバイス集積化に向かう半導体パッケージのプロセス技術と最新動向【WEBセミナー】

※本セミナーは【ライブ配信】のみの開催に変更になりました(7/10更新)

セミナー概要

略称
半導体パッケージ【WEBセミナー】
セミナーNo.
cmc200806  
開催日時
2020年08月05日(水)13:30~16:30
主催
(株)シーエムシー・リサーチ
問い合わせ
Tel:03-5857-4811 E-mail:info@rdsc.co.jp 問い合わせフォーム
開催場所
【WEB限定セミナー】※在宅、会社にいながらセミナーを受けられます 
講師
神奈川工科大学 工学部
非常勤講師 江澤 弘和 氏  

【講師経歴】
 1985年に㈱東芝入社後、Siウエーハの高品位化業務を経て、30年以上に亘り半導体デバイスの微細金属プラグや多層配線を中心に、先端半導体デバイスの微細化プロセス開発に従事。並行して、Micro-Bump、再配線、TSV、FOWLP/PLP等の中間領域技術の開発と量産化を推進。
 2011年、同社メモリ事業部へ転籍後、フラッシュメモリの低消費電力化開発に従事。
 2017年、東芝メモリ㈱へ転出。
 2019年9月、同社を定年退職。
 現在、神奈川工科大学・工学部・非常勤講師(電気電子材料・電気回路基礎実 験)。
 1985年、京大院・工・磁性物理学講座・修士課程修了。
 2015年、早大院・情報生産システム研究科・先進材料研究室・博士 後期課程修了・博士(工学)取得。

【活 動】
 日本金属学会、IEEEに所属。
価格
非会員: 44,000円(税込)
会員: 39,600円(税込)
学生: 44,000円(税込)
価格関連備考
1名につき 44,000円(税込)※ 資料付
会員価格 39,600円(税込)

★【メール会員特典】2名以上同時申込で申込者全員メルマガ会員登録をしていただいた場合、2人目は無料です(1名価格で2名まで参加可能)。また、3名目以降はメルマガ価格の半額です。※ 他の割引と併用はできません。
★セミナーお申込み後のキャンセルは基本的にお受けしておりません。ご都合により出席できなくなった場合は代理の方がご出席ください。
備考
・本セミナーはビデオ会議ツール「Zoom」を使ったライブ配信セミナーとなります。
お申し込み前に、下記リンクから視聴環境をご確認ください。
 → https://zoom.us/test
・当日はリアルタイムで講師へのご質問も可能です。
・タブレットやスマートフォンでも視聴できます。
・お手元のPC等にカメラ、マイク等がなくてもご視聴いただけます。この場合、音声での質問はできませんが、チャット機能、Q&A機能はご利用いただけます。
・ただし、セミナー中の質問形式や講師との個別のやり取りは講師の判断によります。ご了承ください。
・「Zoom」についてはこちら↓をご参照ください。
       https://zoom.us/jp-jp/meetings.html

講座の内容

受講対象・レベル
・最近の先端半導体パッケージのプロセス技術に関心のある方
・FOWLP/PLPの開発動向、市場動向に関心のある方
・LCDパネル関連の方
習得できる知識
・チップレットSiPの基礎になるBump、再配線、TSV、Fan-Outパッケージプロセスの基礎知識
・異種デバイスの三次元集積化プロセスの基礎
・FOPLP市場形成の論点整理と技術課題
・最近の半導体パッケージの役割を理解するための配線階層を横断する視点
趣旨
 最新のプロセッサ製品は機能別に分割した複数の異種チップとメモリをSiインタポーザやSiPに集積する”チップレット”構造を採用し始め、モジュール性能向上へ拡張する半導体パッケージの役割の変化が顕在化しています。さらに、パネルレベルパッケージプロセスは既存のパッケージ基板、PCB、LCDパネルの業態の変化を促し、新たなエコシステムを構築しつつあります。本セミナーでは、半導体デバイス集積化の基幹技術であるMicro-Bump、再配線、TSV、FOWLP、三次元デバイス積層のプロセスの基礎を再訪し、再配線の微細化、FOWLP/PLPの三次元化の課題を整理しながら、異種デバイスの三次元集積化を見据えた今後の市場動向と技術動向を展望します。
プログラム
1. 半導体パッケージの役割の変化
 1.1. 後工程の前工程化
 1.2. 中間領域プロセスによる価値創出事例
 1.3. チップレットSiP

2. 三次元集積化デバイス形成プロセス技術と最新動向
 2.1. 広帯域メモリチップとロジックチップの積層化
  a) Logic-on-DRAM SoCデバイス
  b) InFO POP
  c) 2.5Dインテグレーション
 2.2. 中間領域の基幹プロセスの基礎と留意点
  a) 再配線形成プロセス
  b) マイクロバンプ形成プロセス
  c) TSV形成プロセス(via middle, back side via)
 2.3. 再配線の微細化の課題
  a) 再配線と絶縁樹脂膜の界面
  b) 絶縁樹脂膜の平坦化
  c) LSIダマシン配線と再配線の構造比較

3. Fan-Out型パッケージプロセス技術と最新動向
 3.1. FOWLPプロセスの基礎と留意点
  a) Chip FirstとRDL First
  b) 再構成モールド樹脂基板の反りとチップシフト
  c) プロセスインテグレーション課題
  d) FOWLPのコスト構造参考事例
 3.2. 三次元FOWLPのThrough Mold Interconnect(TMI)
  a) CuピラーTMI
  b) 垂直ワイヤーボンドTMI
  c) 感光性モールドによるTMIと再配線の一括形成

4. Fan-Out Panel Level Package(FOPLP)の課題
 4.1. 量産化へ向けて克服すべき課題
 4.2. 装置開発事例

5. 半導体パッケージの開発動向及び市場動向
 5.1. 三次元集積化開発の動向
  a) Hybrid Panel FOによるメモリ多段積層
  b) ウエーハ積層による異種デバイス集積化
  c) CoWによる異種デバイス集積化
 5.2. 最近の市場概観
 5.3. 今後の商流と事業主体の変化

関連するセミナー

関連する書籍・DVD

関連するタグ