再配線の微細化、FOWLP/PLPの三次元化はどうなるのか?を解説!

異種デバイス集積化プロセスの基礎と今後の半導体パッケージの開発動向【LIVE配信】

~3D Fan-out、Chiplet、Si bridgeを中心に~

※本セミナーはZOOMを使ったLIVE配信セミナーです。会場での参加はございません。

※受付を終了しました。最新のセミナーはこちら

セミナー概要
略称
半導体パッケージ【WEBセミナー】
セミナーNo.
210640
開催日時
2021年06月24日(木) 13:00~17:00
主催
(株)R&D支援センター
問い合わせ
Tel:03-5857-4811 E-mail:info@rdsc.co.jp 問い合わせフォーム
価格
非会員:  49,500円 (本体価格:45,000円)
会員:  46,200円 (本体価格:42,000円)
学生:  49,500円 (本体価格:45,000円)
価格関連備考
会員(案内)登録していただいた場合、通常1名様申込で49,500円(税込)から
 ★1名で申込の場合、46,200円(税込)へ割引になります。
 ★2名同時申込で両名とも会員登録をしていただいた場合、計49,500円(2人目無料)です。
■ 会員登録とは? ⇒ よくある質問
定員
30名 ※現在、お申込み可能です。満席になり次第、募集を終了させていただきます。
備考
資料付

【LIVE配信セミナーとは?】
・本セミナーは「Zoom」を使ったライブ配信セミナーとなります。
・「ミーティング用Zoomクライアント」をダウンロードするか、ZOOM を
  ダウンロードせず、Web ブラウザから参加するかの2種類がございます。
  ZOOM WEBセミナーのはじめかたをご覧ください。

・お申込み後、受理のご連絡メールをさせていただきます。
 一部メールが通常セミナー形式(受講券、請求書、会場の地図)になっておりますが
 LIVE配信のみのセミナーです。
・お申込み後、接続テスト用のURL(https://zoom.us/test)から
「ミーティングテストに参加」を押していただき動作確認をお願いします。
・後日、別途視聴用のURLをメールにてご連絡申し上げます。
・セミナー開催日時の10分前に、視聴サイトにログインしていただき、ご視聴ください。
・ご質問については、オープンにできるご質問をチャットにご記入ください。
 個別相談(他社に知られたくない)のご質問は後日メールにて講師と直接お願いします。
・タブレットやスマートフォンでも視聴できます。
・講義の録音、録画などの行為や、テキスト資料、講演データの権利者の許可なく
 複製、転用、販売などの二次利用することを固く禁じます。

講座の内容
趣旨
 世界最大手のファンダリーでは2nmノードの開発が本格化し、CMOSデバイスのスケーリングは1nmノードとそれ以降に向けた課題解決を展望しています。今後のAI性能の向上や5G以降の次世代通信の普及に向けて、高速センサネットワーク、大容量高速データストレージ、高機能エッジコンピューテイングなどの情報基盤を支える半導体デバイスはパッケージの機能拡張開発と一体化することが不可欠です。既に、大手プロセッサメーカーは機能別に分割された小チップやメモリを集積することにより所望のデバイス機能を発現させる ”chiplet”構造のパッケ-ジを新たな製品創出の中心に据えており、最先端の微細化プロセスだけでは得られない付加価値を創出しています。
半導体パッケージの役割が大きく変化し始めた最近の状況を踏まえ、本セミナーでは、半導体デバイス集積化の基幹技術であるマイクロバンプ、再配線、Fan-Outプロセスの基礎を再訪し、3D Fan-out、再配線の微細化、PLP(Panel Level Process)の課題について論点を整理します。従来のパッケージ技術の延命路線から離脱し、新しい価値創出のために様々な取り組みを実践されている参加者の皆様其々のご活躍される分野で今後の進むべき方向を議論する切っ掛けとなれば幸いです。
プログラム
1.はじめに
  1-1. 先端半導体デバイスの微細化とChiplet
  1-2. 中間領域プロセスの位置付けと価値創出事例
2.三次元集積化プロセス
  2-1. Logic-Memory Integration開発の推移(2Dから3Dへ)
  2-2. TSV、Hybrid-Bonding、Chip-on Waferの基礎
  2-3. 再配線(RDL)微細化プロセスの課題
3.Fan-Out型パッケージプロセスと三次元化
  3-1. FOWLPプロセスの基礎(Chip First, RDL First, InFO)
  3-2. Through Mold Interconnect(TMI)による3D FO integration
4.Panel Level Process(PLP)の進展
  4-1. Hybridスキーム
  4-2. Si Bridgeの新展開
5.今後の開発動向及び市場動向
  5-1. BEOL on waferとRDL on panelの漸近とプロセスギャップの現実
  5-2. AI, HPC system module対応のPLP開発
  5-3. 市場動向の概観
6.おわりに
キーワード
半導体,半導体パッケージ,LSI,IoT,,WEBセミナー,オンライン
関連するセミナー
関連する書籍
関連するDVD
関連するタグ
フリーワード検索