2022年09月30日（金）
10:30～16:30
Tel：03-5857-4811 E-mail：info@rdsc.co.jp
問い合わせフォーム
非会員：
39,600円
（本体価格：36,000円）
会員：
37,620円
（本体価格：34,200円）
学生：
39,600円
（本体価格：36,000円）
定 価 ：1名につき 39,600円（税込）
会員価格：1名につき 37,620円 2名の場合 49,500円、3名の場合 74,250円（税込）
※上記会員価格は受講者全員の会員登録が必須となります。
※同一法人内(グループ会社でも可)による2名同時申込みのみ適用いたします。
※他の割引は併用できません。
※セミナー請求書は代表者のメールアドレスにPDFデータを添付しお送りいたします。
【ライブ配信（Zoom使用）セミナー】
・本セミナーはビデオ会議ツール「Zoom」を使ったライブ配信セミナーとなります。
PCやスマホ・タブレッドなどからご視聴・学習することができます。
・お申し込み後、接続確認用URL
（https://zoom.us/test）にアクセスして接続できるか等ご確認下さい。
・後日、別途視聴用のURLをメールにてご連絡申し上げます。
・セミナー開催日時に、視聴サイトにログインしていただき、ご視聴ください。
・資料付き
※講義中の録音・撮影はご遠慮ください。
※開催日の概ね1週間前を目安に、最少催行人数に達していない場合、セミナーを中止することがございます。
・先端半導体デバイスパッケージに関心のある装置メーカー、材料メーカーの中堅、若手技術者
・半導体パッケージの動向に関心のあるマーケティング部門の方
・LCDパネル関連メーカーの開発部門の方
・Micro-Bump､再配線、TSV、Bridge、FOWLP/PLP、Hybrid Bondingなど三次元集積化プロセスの基礎
・配線階層を横断するプロセス開発の視点
5月に開催されたIMECの年次イベントにおいて2030年代後半にÅ世代まで進展する半導体デバイス開発のロードマップが提示されました。今後のAI認知深化によるサービス経済社会への移行を脱炭素社会に向けた持続的成長の基盤とするためには、先端半導体デバイスの低消費電力化は不可避であり、素子の微細化プロセスと高機能パッケージの開発は車の両輪と考えられています。
機能分割された複数の小チップを集積化するチップレット構造の先端プロセッサは既にAI、HPC用途に向けて市場に供給されています。一方、米国大手スマートフォンに採用されたInFOはFan-Out型パッケージの本格的な普及の嚆矢となりましたが、依然として多様な製品用途へ浸透していません。FOWLPをパネルへ拡張したPLPは大幅な生産効率向上だけでなく新たなエコシステムの構築に期待が集まっており、進展の速度は遅いながらも、一部の民生品や車載向け製品市場へ浸透しつつあります。
本セミナーでは、チップレット、Siブリッジ、Fan Out型パッケージを構成する基礎プロセスの再訪、半導体デバイス集積化のこれまでの開発経緯の整理を主眼とし、先進パッケージの今後の開発動向及び市場動向を展望します。
０．Current Topics
１．中間領域プロセス
1.1 中間領域プロセスの位置付け
1.2 中間領域プロセスの新展開
２．三次元集積化技術
2.1 Logic-Memory integration開発の経緯：
(a) SiインタポーザからSiブリッジへ
(b) Hybrid bondingから3Dチップレットへ
(c) 基幹プロセス（Micro-Bump・RDL・CoC・TSV）の基礎
2.2 微細RDLの多層化
(a) BEOLとRDLのプロセスギャップ
(b) SAPの課題とダマシンプロセスの導入要否検討
(c) 金属配線のElectromigration信頼性の基礎
３．Fan-Out型パッケージ技術
3.1 FOWLPの現状と課題
(a) プロセスオプション（Chip First･RDL First）
(b) 材料の物性指標・FOWLP材料のコストモデル
3.2 Through Mold Interconnect(TMI)プロセス
(a) 3D-FO integrationのコスト低減（Pillar FirstからVia Firstへ）
(b) 感光性モールド樹脂によるプロセス提案
４．Panel Level Process(PLP)の進展
4.1 Hybrid product scheme
4.2 プロセス高品位化と量産化の課題
５．市場概観と今後の開発動向
６．Q&A
